

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

e application of: Tamotsu OWADA, et al.

Serial Number: 10/694,826

Filed: October 29, 2003

Customer No.: 38834

For: SILICON OXYCARBIDE, GROWTH METHOD OF SILICON OXYCARBIDE LAYER, SEMICONDUCTOR DEVICE AND MANUFACTURE METHOD FOR SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

January 12, 2004

Sir:

The benefit of the filing date of the following prior foreign applications is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-315900, filed on October 30, 2002 Japanese Appln. No. 2003-360192, filed on October 21, 2003

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>50-2866</u>.

Respectfully submitted,

WESTERMAN, HATTORI, DANIELS, & ADRIAN, LLP

Stephen G. Adrian Reg. No. 32,878

Atty. Docket No.: 032060

1250 Connecticut Ave, N.W., Suite 700

Washington, D.C. 20036

Tel: (202) 822-1100 Fax: (202) 822-1111

SGA/my

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年10月30日

出 願 番 号 Application Number:

人

特願2002-315900

[ST. 10/C]:

[JP2002-315900]

出 願
Applicant(s):

富士通株式会社

2003年11月10日

特許庁長官 Commissioner, Japan Patent Office 今井康





【書類名】

特許願

【整理番号】

0241404

【提出日】

平成14年10月30日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/88

【発明の名称】

シリコンオキシカーバイド、その成長方法、半導体装置

、および半導体装置の製造方法

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

大和田 保

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

福山 俊一

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

綿谷 宏文

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

井上 健剛

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

清水 敦男



【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100091340

【弁理士】

【氏名又は名称】

高橋 敬四郎

【電話番号】

03-3832-8095

【選任した代理人】

【識別番号】

100105887

【弁理士】

【氏名又は名称】

来山 幹雄

【電話番号】

03-3832-8095

【手数料の表示】

【予納台帳番号】

009852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705794

【包括委任状番号】

0109607

【プルーフの要否】



【書類名】

明細書

【発明の名称】

シリコンオキシカーバイド、その成長方法、半導体装

置、および半導体装置の製造方法

【特許請求の範囲】

【請求項1】 水素を含み、炭素含有量が約18at%以上であり、比誘電率が約3.1以下であるシリコンオキシカーバイド。

【請求項2】 前記炭素含有量が約25 a t %以下である請求項1記載のシリコンオキシカーバイド。

【請求項3】 ソースガスとして、テトラメチルシクロテトラシロキサン、 炭酸ガス、炭酸ガスの流量に対して3%以下の流量の酸素を用い、気相成長でシ リコンオキシカーバイドを成長する方法。

【請求項4】 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層と、シリコンカーバイド層を覆い、水素を含み、炭素含有量が約18 a t %以上であり、比誘電率が約3.1以下である第1のシリコンオキシカーバイド層とを有する半導体装置。

【請求項5】 さらに、前記第1のシリコンオキシカーバイド層上に接して 形成され、炭素含有量が第1のシリコンオキシカーバイド層より約1 a t %以上 低い第2のシリコンオキシカーバイド層を有する請求項4記載の半導体装置。

【請求項6】 さらに、前記第1のシリコンオキシカーバイド層上に接して 形成され、酸化シリコンより低い比誘電率を有する低誘電率絶縁層を有する請求 項4記載の半導体装置。

【請求項7】 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、

前記下地構造上に、ソースガスとして、テトラメチルシクロテトラシロキサン 、炭酸ガス、炭酸ガスの流量に対して3%以下の流量の酸素を用い、気相成長で シリコンオキシカーバイドを成長する工程と、

を含む半導体装置の製造方法。

【請求項8】 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、

前記下地構造のシリコンカーバイド層表面を、O2より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、

親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の 小さい低誘電率絶縁層を形成する工程と、

を含む半導体装置の製造方法。

【請求項9】 前記弱酸化性ガスがCO₂である請求項8記載の半導体装置の製造方法。

【請求項10】 前記プラズマで親水化処理する工程が、前記下地構造をプラズマのダウンフローに曝す工程である請求項8または9記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、比誘電率の低い低誘電率絶縁体、その成長方法、低誘電率絶縁体を 用いた半導体装置、および低誘電率絶縁体を用いた半導体装置の製造方法に関し 、特に多層配線を有する半導体集積回路に用いるのに適した低誘電率絶縁体、そ の成長方法、およびそれを用いた多層配線を有する半導体装置とその製造方法に 関する。

 $[0\ 0\ 0\ 2]$


【従来の技術】

半導体集積回路装置の高集積化に伴い、集積回路装置の配線規模は世代ごとに増加する傾向にある。配線規模の増加と共に、配線層の層数も増加し、多層配線が採用される。高集積化により、半導体集積回路装置における配線間隔は狭くなる。

[0003]

配線間隔は、下層配線で最も狭く、上層に向うに従い広がる傾向を持つ。下層 配線は信号を伝播する配線が多く、上層配線は電源配線が多くなる。これらの特 性の差から多層配線に要求される条件は、全て同一ではない。

[0004]



[0005]

配線の低抵抗化のため、AI配線に代え、Cu配線が用いられるようになった。しかし、Cuより低い抵抗率を持つ配線材料を用いることは困難である。配線の低抵抗化が限界に近づくと、高速動作化のためには配線の寄生容量を減少させることが必要となる。なお、Cu配線を用いた場合、Cuの酸化防止、拡散防止等のため、Cu配線を覆って、SiNや、SiC等の拡散防止膜が用いられる

[0006]

配線間隔が狭くなると、同じ配線厚では配線間の寄生容量は増大する。配線間隔が 1μ m以上のデバイスにおいては、寄生容量によるデバイス動作速度への影響は少なかった。配線間隔が 0.5μ m以下では、寄生容量によるデバイス動作速度への影響が大きくなる。今後配線間隔が 0.2μ m以下になると寄生容量がデバイス動作速度に大きく影響することが予想される。

[0007]

配線厚を薄くして、配線が対向する面積を小さくすれば、配線間の寄生容量は 低減できる。しかし、配線厚を薄くすると、配線抵抗の上昇を招き、全体として 高速化には繋がらない。

[0008]

配線の寄生容量を低減するためには、配線間の絶縁層の低誘電率化が最も有効な手段となる。比誘電率約4.1の酸化シリコン(USG)や、Pドープ酸化シリコン(PSG)、B、Pドープの酸化シリコン(BPSG)に代って、より低い比誘電率を有する絶縁材料が用いられるようになった。

[0009]

極めて低い比誘電率を有する有機絶縁物(登録商標SiLK、登録商標FLARE等)や、多孔性酸化シリコン等の多孔性材料が用いられるようにもなった。 これらの材料は、酸化シリコンと較べて大きく異なる物性を有し、多層配線の全 層間絶縁層に用いることは強度、信頼性等の点から困難である。そこで、これらの材料は、主に下層配線に用いられている。

[0010]

低比誘電率の他の絶縁材料としてシリコンオキシカーバイド(SiOC)が注目されている。登録商標CORALと呼ばれるノベラス社より入手可能な気相成長シリコンオキシカーバイドは、ソースガスとしてテトラメチルシクロテトラシロキサン(TOMCAT5)、酸素(O2)、炭酸ガス(CO2)を用い、流量TOMCAT5:O2:CO2=5:250:5000(sccm)、ガス圧4tor、HF(13.56MHz)電力600W、LF(1MHz以下)電力400WでプラズマCVDを行うことにより堆積速度約1000~1200nm/minで形成される。

$[0\ 0\ 1\ 1]$

このCORALと呼ばれる絶縁材料は、Si-O-Cを主骨格とし、比誘電率約2.9であり、酸化シリコンよりも大幅に低い比誘電率を有する。多層配線用の層間絶縁層材料として有望な絶縁材料である。

[0012]

低比誘電率材料は、一般的に、たとえばCuの拡散防止膜として形成された下地との密着性が低い。密着性が低い層間絶縁膜を用い、配線層数を増加すると、下地層との界面で膜剥がれが生じる。

[0013]

多層配線においては、異なる熱膨張係数を有する複数の低誘電率絶縁層の積層を用いることが必要である。低比誘電率の材料は、一般的に密度が低く、機械的強度が低い傾向を有する。絶縁層間での熱膨張係数のミスマッチが存在すると、界面で大きなストレスが発生し、低比誘電率の絶縁層にクラックが生じる。

[0014]

【発明が解決しようとする課題】

本発明の目的は、多層配線の層間絶縁層の膜剥れや、クラックを防止することである。

[0015]

本発明の他の目的は、半導体装置の多層配線に用いるのに適した絶縁材料を提供することである。

本発明のさらに他の目的は、低比誘電率の絶縁材料を用いた多層配線を有し、 信頼性の高い半導体装置を提供することである。

[0016]

【課題を解決するための手段】

本発明の1観点によれば、水素を含み、炭素含有量が約18at%以上であり、比誘電率が約3.1以下であるシリコンオキシカーバイドが提供される。

[0017]

本発明の他の観点によれば、ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して3%以下の流量の酸素を用い、気相成長でシリコンオキシカーバイドを成長する方法が提供される。

[0018]

これらを採用することにより信頼性高く,高性能の半導体装置を提供することができる。

本発明のさらに他の観点によれば、半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、前記下地構造のシリコンカーバイド層表面を、O2より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の小さい低誘電率絶縁層を形成する工程と、を含む半導体装置の製造方法が提供される。

[0019]

【発明の実施の形態】

以下、図面を参照して本発明の実施例を説明する。

ノベラス(Novellus)社より入手可能である気相成長のシリコンオキシカーバイト(CORAL)膜は、SiC層等との密着性が弱く、硬度、弾性定数等の物理的強度が不足する傾向がある。本発明者等は、気相成長するシリコンカーバイト膜の密着性を向上させ、物理的強度を増加させる試みを行った。以下、従来の気相成長シリコンオキシカーバイト膜をCORALと呼び、本発明者等が改良し

た気相成長シリコンカーバイト膜をTORALと呼ぶ。TORALもSi-〇-Cを主骨格とすると考えられる。

[0020]

図 1 (A)は、CORAL膜とTORAL膜との成長パラメータを示す表である。CORALは、ソースガスとして前述のようにTOMCAT5を5sccm、O2ガスを250sccm、CO2ガスを5000sccm流し、圧力4torrの下、HF電力600W、LF電力400Wで成長する。

[0021]

本発明者等は、堆積速度を減少させるため、ソースガスであるTOMCAT5の流量を1 s c c mに減少させ、HF電力を3 0 0 W、LF電力を2 0 0 Wと半減させた。堆積膜の特性を調整するため、 O_2 ガスの流量を減少させ, $0\sim2$ 0 0 s c c mの範囲で変化させた。 O_2 流量は、0、5 0、8 0、1 0 0、1 2 0、1 5 0、1 0 0 (s c c m) に設定した。

[0022]

TORALの堆積速度は、300~350 nm/minとCORALの堆積速度と較べ、約1/4~1/3に減少した。TORALの密度は、約1.6~1.7と、CORALの密度約1.4に較べ、明確に増大した。

[0023]

図1 (B)、(C)は、このように堆積したTORAL膜の物理定数を示すグラフである。

図1 (B) は、酸素流量に対する硬度(hardness)及び弾性定数(modulus)の変化示すグラフである。図中横軸が酸素流量を単位 s c c mで示し、縦軸が硬度を単位 G P a で、弾性定数を単位 G P a で示す。実線で結んだ測定点が硬度のデータであり、破線で結んだ測定点が弾性定数のデータである。なお、白丸は比較のための C O R A L の硬度及び弾性定数を示す。 C O R A L に対しては、横軸は意味を有さない。(酸素流出量は 2 5 0 s c c mで固定)

図から明らかなように、CORALの硬度約2に対し、TORALの硬度は約3に増大している。弾性定数も、CORALの約13に対し、TORALでは約20に増大している。このように、TORALは、CORALに対し、明らかに

物理的強度が増大している。従って、クラックの発生が減少することが期待される。

[0024]

図1 (C) は、酸素流量の変化に対する比誘電率の変化を示すグラフである。 横軸が酸素流量をsccmで示し、縦軸が比誘電率を示す。図から明らかなよう に、酸素流量を減少させるに従って、比誘電率は減少している。

[0025]

現在開発中のデバイスにおいて、容量設計値を満足するためには、比誘電率が3.1以下である必要がある。この条件を満たすTORALは、酸素流量50sccm及び酸素流量0のサンプルである。これらのサンプルの比誘電率は、CORALの比誘電率約2.9とほぼ同等又は若干の上昇である。硬度及び弾性定数は、CORALの値と較べ大幅な増加が得られる。

[0026]

図2(A)は、ラザフォード後方散乱等で調べた膜の組成を示す。TORALのサンプルは、酸素流量0、50、150(sccm)のものを調べた。比較のため、CORAL及びノベラス社から入手可能なシリコンカーバイトであるESL3も測定した。気相成長したシリコンカーバイト膜は、Si、Come、かなりの量のH及びOを含んでいる。

[0027]

シリコンオキシカーバイド膜であるCORALは、ESL3に対し、酸素の組成が明らかに増大している。CORALの組成と較べると、TORALの組成はSiが増加し、Oが少なくとも若干増加し、Hは減少している。カーボン(C)の組成は、一概には言えないが、TORALにおいては酸素流出量の減少と共に増加している。CO2の影響が増加すると考えることもできよう。

[0028]

図2(B)は、CORAL膜とTORAL膜の赤外吸収スペクトルを示す。横軸が波数をcm⁻¹で示し、縦軸が吸収を示す。波数2200cm⁻¹付近のSiHに起因すると考えられる吸収が、CORALでは明らかに認められるのに対し、TORALではほとんど認められない程度まで減少している。SiHが減少し、

架橋密度が高いことを示していると考えられる。

[0029]

銅の拡散防止膜として用いられるSiCは、撥水性表面を有する。シリコンオキシカーバイド膜をシリコンカーバイド膜で挟んだSiC/SiOC/SiC構造を作成し、セバスチャン試験管でスタッドプル(stud-pull)試験を行なった。

[0030]

図3は、スタッドプル試験の結果を示すグラフである。縦軸はスタッドプル試験の強度をMPaで示す。サンプル c は、従来のCORALeSiC 層で挟んだサンプルである。サンプル s 1 は、CORAL に代え、TORALeSiC 層で挟んだサンプルである。密着力は明らかに向上していることが分る。又、CORAL のサンプルでは、SiC/CORAL 界面での剥離が多いのに対し、TORAL のサンプルでは界面の剥離はなかった。

[0031]

サンプルs2は、下側SiC層の上にHF電力90WでTORAL層50nm を形成し、その上に従来のCORAL層を形成し、その上にSiC層を形成した サンプルである。この場合、密着性は必ずしも向上しているとは言えない。

[0032]

サンプルs3は、サンプルs2と同様の構成であるが、TORAL層の成膜時のHF電力を90Wから200Wに増加した場合を示す。密着性がかなり向上し、従来のCORALと同等以上の密着性を有すると言える。

[0033]

SiC層は撥水性表面を有する。この撥水性表面上にシリコンオキシカーバイト膜を形成した場合、密着性が低下することが考えられる。SiC層の表面を親水性に変換できれば、密着性が向上するであろう。CO2プラズマで弱く酸化することにより、表面を親水性にすることを試みた。CO2プラズマ処理は、マイクロ波励起のプラズマのダウンフロ処理で行い、CO2流量5000sccm、圧力4torr、電力100(90~200)W、処理時間5秒で行った。

[0034]

図3におけるサンプルs4は、下側SiC層の表面をCO2プラズマで処理した(疎水性表面を親水性表面に変更した)後、CORAL層を堆積し、その上にSiC層を堆積したサンプルである。ほぼ70MPa以上の強度が得られ、密着性は明らかに向上していると言える。この場合も、SiC/CORAL界面での剥離はなかった。

[0035]

図3の結果では、SiC表面をCO2プラズマで親水性処理した場合が、最も 密着性が向上している。これは、下地であるSiC表面が親水性に変化したため と考えられる。

[0036]

 CO_2 プラズマに代え、 O_2 プラズマで処理した場合、密着性は逆に低下した。 O_2 プラズマ処理の条件は、 O_2 流量 500sccm、圧力 2torr、電力 200 0 W、時間 2 秒とした。

[0037]

 CO_2 処理をしないサンプルにおいては、スタッドプル試験の結果が5.5MP a に対し、 CO_2 処理したサンプルのスタッドプル試験の結果の強度は7.0MP a 以上と、明らかに密着性の向上を示した。SiC/CORAL界面での剥離がなかったのは前述の通りである。 O_2 プラズマで処理したサンプルのスタッドプル試験の結果は4.5MP a と密着性は低下した。SiC/CORAL界面での剥離が主流であった。 O_2 プラズマ処理においては、酸化が過度に生じ、表面の変質によりかえって密着性が劣化するものと考えられる。

[0038]

酸化過度にならないプラズマ処理を行うためには、上述のマイクロ波励起プラズマのダウンフロ処理が好適であろう。

TORAL成膜時の酸素流量を、 $0\sim50$ s c c mと少量にしたことでS i C との密着性が良好な結果を生じたことと符合するとも考えられる。酸素を含まず、 CO_2 を含むガスのプラズマ、または CO_2 流量に対し、酸素流量を低く制限したガスのプラズマが良好な結果を生じている。

[0039]

これらの結果を考察すると、SiC等の撥水性表面を穏やかに酸化することが密着性向上に有効と考えられる。 O_2 プラズマでは結果が悪く、 CO_2 プラズマで結果が向上したことを考察すると、 O_2 よりも分子量が大きく、酸素を含むガスのプラズマで表面処理を行うことが好ましいと考えられる。 CO_2 の他、 NO_2 等のガスを用いることが考えられる。

[0040]

以上の実験結果に基づき、半導体装置の多層配線を形成する実施例を以下に説明する。図4 (A)、(B)、図5 (C)、(D)は、本発明の実施例による半導体集積回路装置の製造方法を説明する断面図である。

[0041]

図4(A)に示すように、シリコン基板100に素子分離領域、素子構造等を形成した後、気相成長によりホスホシリケートガラス(PSG)層11を基板温度600℃で約1.5 μ m成膜する。化学機械研磨(CMP)によりPSG層11表面を平坦化した後、表面にレジスト層を形成し、電極取り出し用の開口を有するレジストパターンを作成する。レジストパターンをマスクにPSG層11をエッチングし、下層の接続領域を露出するビア孔を形成する。例えばTi等のバリア層を成膜した後、W層をCVD等により成膜し、電極取り出し用ビア孔を埋め込む。PSG層11表面上に堆積したW層等をCMPで除去し、タングステンプラグ12を形成する。

[0042]

タングステンプラグ12を覆うように、酸素遮蔽能を有するエッチストッパ層であるSiC層14を厚さ約70nm、ノベラス社の登録商標ESL3を用いて成膜する。次に、上述のTORALであるシリコンオキシカーバイド(SiOC)層15を厚さ550nm成膜する。SiC層14上に、密着性,物理的強度を向上したシリコンオキシカーバイド層15が形成される。

[0043]

SiOC層15表面上に、ミドルストッパ層として機能するSiC層17をノベラス社の登録商標ESL2を用い、厚さ約30nm堆積し、その上に上述のTORALであるSiOC層18を厚さ約370nm成膜する。SiOC層18も

SiC層17に対して密着性よく,向上した物理的強度を持って形成される。さらに表面にSiN膜等の反射防止膜ARC1等を形成する。

[0044]

反射防止膜ARC1の上に、ビア開口パターンを有するホトレジスト層PR1を形成する。このホトレジストパターンPR1をエッチングマスクとし、反射防止膜ARC1、SiOC層18、SiC層17、SiOC層15をエッチングする。

[0045]

図4(B)に示すように、ホトレジストパターンPR1を除去し、新たに配線パターン用開口を有するホトレジスト層PR2を形成する。なお、先に形成したビア孔には、詰物Fを充填する。詰物Fは、例えば感光性を除去したレジスト材料である。配線パターン用開口を有するホトレジスト層PR2をエッチングマスクとし、反射防止膜ARC1、SiOC層18をエッチングする。その後、ホトレジストパターンPR2、詰物Fを除去し、露出したSiC層17及び14を選択的にエッチングする。このようにして、デュアルダマシン用凹部が形成される

[0046]

図5(C)に示すように、デュアルダマシン用凹部表面上に、先ずスパッタリングで厚さ約30nmのTaNバリア層19a、厚さ約30nmのCuシード層19bを形成する。Cu層19bは、メッキ用のシード層となる。Cu層19bの表面上に、Cu層19cをメッキで成膜する。このようにして、デュアルダマシン用凹部をCu配線で埋め込む。SiOC層(反射防止膜ARC1を含む)上方に堆積した不要なCu層等をCMPにより除去する。この時、反射防止膜ARC1をストッパとして用いることもできる。

[0047]

CMPにより、図5(C)に示すようなデュアルダマシン配線構造を完成する

図5 (D) に示すように、形成したCu配線19を覆うように、厚さ約70 nmのSiC層24を、ノベラス社登録商標ESL3を用いて形成する。このSi

C層は、銅拡散防止膜の機能を有する。

[0048]

さらに、上層配線用の層間絶縁膜として、上述同様のTORAL層であるSiOC層25を厚さ約550nm形成し、その上にSiC層27を厚さ約30nm形成し、さらにSiOC層28を厚さ約370nm形成する。SiOC層28表面上に反射防止膜ARC2を形成し、積層構造を完成する。図4(A)、(B)、図5(C)の工程と同様の工程を行うことにより、層間絶縁膜24、25、27、28に埋め込んだデュアルダマシン配線を形成する。

[0049]

必要に応じ、同様の工程を繰り返し、必要層数の配線層を形成する。さらに、酸化シリコン層を層間膜とし、その上にAlrルミパッドを形成する。このような構成により、例えば第2配線層として容量180 fF/mmの配線を形成することができる。 $400 \mathbb{C}$ 、30分間の熱処理を5回繰り返し、膜剥がれの有無を測定した。膜剥がれは全く見られなかった。

[0050]

SiC層の上に、従来のシリコンオキシカーバイド膜(ノベラス社、登録商標 CORAL)を形成した場合、同じ膜厚で形成した多層配線では、熱サイクル試 験において下地SiC層とCORAL層界面で剥がれが見られた。

[0051]

上述の実施例においては、エッチストッパ層(銅拡散防止膜)以外の層間絶縁膜をTORALによるシリコンオキシカーバード層で形成した。TORAL層を中間層として他の層との組み合わせて用いることも可能である。

[0052]

図6 (A)、(B)は、本発明の他の実施例による半導体集積回路装置の配線 形成工程を示す断面図である。

図6 (A) に示すように、シリコン基板10の上に、上述の実施例同様PSGによる層間絶縁膜11、下層配線12を形成する。下層配線12表面を覆うように、エッチストッパ用のSiC層14を厚さ約50nm、ノベラス社の登録商標ESL3を用いて成膜する。

[0053]

SiC層14の上に、TORALであるSiOC層15xを厚さ約50nm堆積する。このSiOC層15xは、上述のように下地SiC層との密着性が改善されている。TORALのSiOC15xの上に、従来同様のCORALであるSiOC層15yを厚さ約500nm成膜する。次に、ミドルストッパとしてSiC層17を厚さ約30nm、ノベラス社の登録商標ESL2を用いて成膜し、その上にTORALのSiOC層18xをライナとして厚さ約50nm形成する。TORALのSiOC層18xの上に、CORALのSiOC18yを厚さ約320nm成膜する。SiOC層18yの上に、SiN等の反射防止膜ARC1を形成する。

[0054]

その後、図4、図5に示す工程同様、ホトレジストマスク形成、エッチング工程を行いデュアルダマシン用凹部を形成する。

図6 (B) に示すように、デュアルダマシン用凹部にTaN層、Cu層をスパッタリングし、その上にメッキCu層を形成し、CMPにより平坦化することにより、デュアルダマシン配線19を形成する。

[0055]

同様の工程を繰り返すことにより、所望層数の配線層を形成する。このような構成により、例えば2層目配線層の容量として、約 $180 \ f \ F/mm$ を得ることができる。

[0056]

400 \mathbb{C} 、30 \mathbb{C} 間の熱処理を 5 回繰り返し、膜剥がれが生じるか否かを観察した。膜剥がれは全く見られなかった。従来の \mathbb{C} \mathbb{C}

[0057]

上述の実施例のおいては、銅拡散防止機能を有するSiC層の撥水性表面上に、TORALによるSiOC層を形成し、SiC層とSiOC層との間の密着性を向上させた多層配線を得た。

[0058]

密着性の向上は、形成したSiC層の表面処理によっても行なうことができる

図7(A)、(B)は、本発明のさらに他の実施例による半導体集積回路装置の多層配線形成工程を示すシリコン基板の断面図である。前述の実施例同様、半導体基板10の表面上に、層間絶縁膜11、下層配線12を形成し、その表面をノベラス社の登録商標ESL3を用いた厚さ約70nmのSiC層14で覆う。このSiC層14表面をCO2プラズマで処理した。処理条件は、CO2流量500sccm、圧力4torr、RF電力200W、処理時間5秒であった。このCO2プラズマ処理は、SiC層14表面に親水化表面14xを形成すると考えられる。

[0059]

親水化処理したSiC層14表面上に、ノベラス社の登録商標CORALを用いSiOC層15yを厚さ約550nm形成し、さらにその上に厚さ約30nmのSiC層17をノベラス社の登録商標ESL2を用い、ミドルストッパとして形成する。SiC層17表面をCO2プラズマで処理し、親水化表面17xを形成する。この上に、ノベラス社CORALを用いたSiOC層18yを厚さ約370nm成膜する。SiOC層18y表面上に、SiN膜等の反射防止膜ARC1を形成する。

[0060]

その後、前述の実施例同様のホトリソグラフィ、エッチング等を行うことにより、デュアルダマシン用凹部を形成する。

図7 (B) に示すように、デュアルダマシン用凹部を埋め込んで、基板表面上にTaN層、Cu層をそれぞれ約30nmスパッタリングで形成し、その表面上にCu層をメッキで成膜する。SiOC層18y表面上の不要の配線層をCMP等により除去することにより、デュアルダマシン配線19を完成する。

[0061]

同様の工程を繰り返すことにより、必要層数の配線層を形成できることは前述 の実施例同様である。このような構成により、例えば2層目配線層の容量として 約180 f F/mmを得ることができる。400 C、 $30 \text{ 分間の熱処理を5回繰り返し、膜剥がれの有無を調べた。膜剥れは全く見られなかった。$

[0062]

多層配線構造において、配線密度の高い下層配線層用の層間絶縁膜としては、 比誘電率約2.9~3.1のSiOCに代え、さらに比誘電率の低い有機絶縁膜 (例えば比誘電率約2.6の登録商標SiLK)を用いることは望ましい場合も ある。

[0063]

図8は、本発明の他の実施例のよる多層配線構造の構成を示す断面図である。 シリコン基板100に必要な構造を作成した後、厚さ約 1.5μ mのPSG層11を成膜し、タングステンプラグ12を埋め込む。

[0064]

Wプラグ12の表面を覆うように、SiC層21を厚さ約30nm堆積し、その上に厚さ約450nmの有機絶縁(ダウケミカル社、登録商標SiLK-J150)層22を成膜する。有機絶縁膜22表面を厚さ約100nmの酸化シリコン層23で覆う。これらの積層により、第1層間絶縁層21、22、23が形成される。

[0065]

第1層間絶縁層に、配線用溝を形成し、銅配線24を埋め込む。銅配線24表面を平坦化した後、その表面を覆うように、厚さ約50nmのSiC層26、厚さ約450nmの有機絶縁(ダウケミカル社,登録商標SiLKーJ350)層27、厚さ約100nmの酸化シリコン層28を成膜する。さらに、酸化シリコン層28表面上にSiNのハードマスク層HMを厚さ約50nm成膜する。

[0066]

ホトレジストマスクとハードマスクHMのパターンとを用い、デュアルダマシン用凹部を形成する。デュアルダマシン凹部を形成した後、バリアメタル層、シード層をスパッタリングし、Cu層をメッキで埋め込み、デュアルダマシン用Cu配線29を形成する。なお、デュアルダマシン配線29の表面平坦化のCMPにおいて、ハードマスク層HMは消滅してもよい。

[0067]

デュアルダマシン配線29表面を覆うように、厚さ約70nmのSiC層14をノベラス社の登録商標ESL3を用いて成膜する。SiC層14の上に厚さ約350nmのTORALによるSiOC層15を成膜する。さらにその表面上に厚さ約30nmのSiC層17、厚さ約550nmのSiOC層(TORAL層)18を同様に成膜する。

[0068]

ホトリソグラフィ、エッチングにより、前述同様のデュアルダマシン用凹部を 形成し、銅配線19で埋め込む。同様の工程を繰り返すことにより、3層目配線 層の上に層間絶縁膜としてSiOC層を用いた4層目配線を形成することができ る。必要に応じ、配線層を積層することも可能である。

[0069]

このようにして作成した多層配線に対し、400℃、30分間の熱処理を5回繰り返した。膜剥れは全く見られなかった。熱膨張率の大きい有機絶縁層27と、比較的熱膨張係数が小さいSiOC層15との境界領域は、大きな熱応力がかかることが想定される。しかしながら、3層目層間絶縁膜にはクラックは発生しなかった。

[0070]

TORALによるSiOC層に代え、CORALによるSiOC層を用いた場合、同様の熱サイクル試験においてSiC層とCORALよるSiOC層との界面において剥れが見られた。又、3層目配線から端を発したと思われるクラックが発生した。

[0071]

多層配線の層数が増加した場合、配線層に応じて種々の層間絶縁膜を用いることができる。

図9は、多層配線構造を有する半導体集積回路装置の構成を概略的に示す。シリコン基板1の表面上には、シャロートレンチアイソレーションによる素子分離領域2が形成され、活性領域表面上にゲート電極3が形成され、MOSトランジスタ構造が作成される。ゲート電極3を埋め込むように、PSG層4が成膜され

、Wプラグ5が埋め込まれる。さらにその表面に酸化シリコン層6が成膜され、 ビア導電体7が埋め込まれる。

[0072]

酸化シリコン層6の上に、有機絶縁膜による第1層間絶縁膜IL1が成膜され、銅配線をW1が埋め込まれる。その上に第2層間絶縁膜IL2、第3層間絶縁膜IL3、第4層間絶縁膜IL4が同様に有機絶縁膜を用いて形成される。各層間絶縁膜には、銅配線W2、W3、W4が埋め込まれる。

[0073]

第4配線層の上に、SiOC層を用いた層間絶縁膜IL5が形成され、銅配線W5が埋め込まれる。第5層間絶縁膜IL5の上には、第6層間絶縁膜IL6、第7層間絶縁膜IL7、第8層間絶縁膜IL8が順次積層され、各層間絶縁膜には銅配線W6、W7、W8が埋め込まれる。

[0074]

第8配線W8の上には、酸化シリコンによる層間絶縁膜IL9が堆積され、銅配線W9が埋め込まれる。さらにその上に、酸化シリコンよる層間絶縁膜IL10、銅配線W10が形成され、酸化シリコンによる層間絶縁膜IL11で覆われる。層間絶縁膜IL11の表面には、AlによるパッドPD(および最上配線)が形成される。パッドPD上には、保護層が形成されている。

[0075]

この多層配線構造においては、配線間隔の最も狭い第1~第4配線には層間絶縁膜として有機絶縁膜が用いられ、その上の第5~第8配線層に対しては層間絶縁膜としてSiOC層が用いられ、さらにその上の第9~第11層間絶縁膜には酸化シリコン層が用いられる。配線間隔の変化に応じ、適切な層間絶縁膜を選択することにより、信頼性が高く、高性能の多層配線を形成することができる。

[0076]

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、多層配線構造は半導体集積回路装置に限定されるものではない。配線層の層数は任意に選択できる。配線材料としてCu以外の材料を用いることも可能である。より高い比誘電率が許される場合には、約3.1以上の比誘電

率を有するTORAL層を用いることも可能である。その他種々の変更、改良、 組合わせが可能なことは当業者にとって自明であろう。以下,本発明の特徴を付 記する。

[0077]

- (付記1) 水素を含み、炭素含有量が約18at%以上であり、比誘電率が約3.1以下であるシリコンオキシカーバイド。
- (付記2) 前記炭素含有量が約25 a t %以下である付記1記載のシリコンオキシカーバイド。

[0078]

- (付記3) ソースガスとして、テトラメチルシクロテトラシロキサンを用いた付記1記載のシリコンオキシカーバイド。
- (付記4) ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して3%以下の流量の酸素を用い、気相成長により、シリコンオキシカーバイドを成長する方法。

[0079]

- (付記5) 前記気相成長が、プラズマ促進気相成長である付記4記載のシリコンオキシカーバイドを成長する方法。
- (付記6) 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層と、シリコンカーバイド層を覆い、水素を含み、炭素含有量が約18at%以上であり、比誘電率が約3.1以下である第1のシリコンオキシカーバイド層とを有する半導体装置。

[0800]

- (付記7) 前記第1のシリコンオキシカーバイド層の炭素含有量が25at%以下である付記6記載の半導体装置。
- (付記8) さらに、前記第1のシリコンオキシカーバイド層上に接して形成され、炭素含有量が第1のシリコンオキシカーバイド層より約1at%以上低い第2のシリコンオキシカーバイド層を有する付記6記載の半導体装置。

[0081]

(付記9) さらに、前記第1のシリコンオキシカーバイド層上に接して形

成され、酸化シリコンより低い比誘電率を有する低誘電率絶縁層を有する付記 6 記載の半導体装置。

[0082]

(付記10) 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、

前記下地構造上に、ソースガスとして、テトラメチルシクロテトラシロキサン 、炭酸ガス、炭酸ガスの流量に対して3%以下の流量の酸素を用い、気相成長で シリコンオキシカーバイドを成長する工程と、

を含む半導体装置の製造方法。

[0083]

- (付記11) さらに、前記シリコンオキシカーバイド層を含む絶縁層に凹部を形成し、配線を埋め込む工程を含む付記10記載の半導体装置の製造方法。
- (付記12) 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、

前記下地構造のシリコンカーバイド層表面を、O₂より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、

親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の 小さい低誘電率絶縁層を形成する工程と、

を含む半導体装置の製造方法。

[0084]

- (付記13) 前記プラズマで親水化処理する工程が、前記下地構造をプラズマのダウンフローに曝す工程である付記12記載の半導体装置の製造方法。
- (付記 14) 前記弱酸化性ガスが CO_2 である付記 12 記載の半導体装置の製造方法。

[0085]

(付記15) 前記プラズマで親水化処理する工程が、前記下地構造をCO2プラズマのダウンフローに曝す工程である付記14記載の半導体装置の製造方法。

[0086]

【発明の効果】

以上説明したように、本発明によれば、新規な特性を有するSiOCを得ることができる。このSiOCをSiC層の上に成膜すると、密着性を改善することができる。又、物理的強度を増加し、クラック等防止することも可能である。

[0087]

SiC層の表面を疎水性表面から親水性表面に変換することができる。親水性処理したSiC層表面上には、従来の構成によるSiOC層を密着性を向上させた状態で成膜することができる。

【図面の簡単な説明】

- 【図1】 本発明等が行った実験を説明するための表及びグラフである。
- 【図2】 本発明等が行った実験を説明するための表及びグラフである。
- 【図3】 作成したSiOC層の密着性を調べるスタッドプル試験の結果を示すグラフである。
- 【図4】 本発明の実施例による半導体集積回路装置の多層配線構造を製造する工程を説明する半導体基板の断面図である。
- 【図5】 本発明の実施例による半導体集積回路装置の多層配線構造を製造する工程を説明する半導体基板の断面図である。
- 【図6】 本発明の他の実施例による多層配線作成工程を説明するための半 導体基板の断面図である。
- 【図7】 本発明のさらに他の実施例による多層配線構造の製造工程を説明するための半導体基板の断面図である。
- 【図8】 本発明の他の実施例による多層配線構造の製造工程を説明するための半導体基板の断面図である。
- 【図9】 多層配線構造を有する半導体集積回路装置の構成を概略的に示す断面図である。

【符号の説明】

- 11 PSG層
- 12 下層配線
- 14、17 SiC層

- 15、18 SiOC (TORAL) 層
- ARC 反射防止膜
- PR ホトレジスト
- 19 デュアルダマシン配線
- 2 1 S i C層
- 22 有機絶縁層
- 23 酸化シリコン層
- 26 SiC層
- 27 有機絶縁層
- 28 酸化シリコン層
- 29 デュアルダマシン配線
- 100 半導体基板
- IL 層間絶縁膜
- W 配線
- PD パッド


【書類名】


図面

【図1】

1	- /	١.	١
1	r	1	J

パラメータ		CORAL	TORAL	
ソース ガス (sccm)	TOMCATS	5.0	1.0	
	O_2	250	0~200	
	CO_2	5000		
パワー (w)	HF	600	300	
	LF	400	200	
圧力 (torr)		4		







【図2】

(A)


膜種		組成 (at %)			
		Н	С	0	Si
ESL3(SiC)		39.0	19.7	20.3	21.0
CORAL		32.0	16.1	33.7	18.2
TORAL	150	11	15	48	26
	50	20	18	35	27
	0	20	21	35	24










【図4】







【図5】







【図6】






[図7]






【図8】



【図9】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】 多層配線の層間絶縁層の膜剥れや、クラックを防止する。

【解決手段】 半導体装置の製造方法は、銅配線を覆うシリコンカーバイド層を有する下地構造を準備する工程と、前記下地構造上に、ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して3%以下の流量の酸素を用い、気相成長でシリコンオキシカーバイドを成長する工程と、を含む。他の半導体装置の製造方法は、銅配線を覆うシリコンカーバイド層を有する下地構造を準備する工程と、前記下地構造のシリコンカーバイド層表面を、O2より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の小さい低誘電率絶縁層を形成する工程と、を含む。

【選択図】 図1

特願2002-315900

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社